鎖相環:無線電術語-中文百科頻道

應用

因為近年來微控制器和數字信号處理器的速度顯著提高，現在許多PLL應用都可以用軟件實現。第8章讨論了鎖相環領域中軟件和硬件折中的考慮，描述了一些可以實現軟件PLL（SPLL）的軟件算法。

類比說明

我們剛開始學車的時候，在道路上開車，眼睛就好像一個鑒相器，負責發現車行駛的方向（反饋）和前方的路（輸入）是否有差别，把差别輸入大腦進行判斷，然後指揮雙手旋轉方向盤，旋轉方向盤的動作轉換成車的行駛方向。

我們通過這麼一個閉環過程不斷地調節方向盤，保證車行駛在正道上。

鎖相環通常由鑒相器（PD，Phase Detector）、濾波器（LF，Loop Filter）和壓控振蕩器（VCO，Voltage Controlled Oscillator）3部分組成前向通路，由分頻器組成頻率相位的反饋通路。

鎖相環的工作原理是檢測輸入信号和輸出信号的相位差，并将檢測出的相位差信号通過鑒相器轉換成電壓信号輸出，經低通濾波器濾波後形成壓控振蕩器的控制電壓，對振蕩器輸出信号的頻率實施控制，再通過反饋通路把振蕩器輸出信号的頻率、相位反饋到鑒相器。

鎖相環在工作過程中，當輸出信号的頻率成比例地反映輸入信号的頻率時，輸出電壓與輸入電壓保持固定的相位差值，這樣輸出電壓與輸入電壓的相位就被鎖住了。

簡介

鎖相環是指一種電路或者模塊，它用于在通信的接收機中，其作用是對接收到的信号進行處理，并從其中提取某個時鐘的相位信息。或者說，對于接收到的信号，仿制一個時鐘信号，使得這兩個信号從某種角度來看是同步的（或者說，相幹的）。由于鎖定情形下（即完成捕捉後），該仿制的時鐘信号相對于接收到的信号中的時鐘信号具有一定的相差，所以很形象地稱其為鎖相器。

鎖相環由鑒相器、環路濾波器和壓控振蕩器組成。鑒相器用來鑒别輸入信号Ui與輸出信号Uo之間的相位差，并輸出誤差電壓Ud。Ud中的噪聲和幹擾成分被低通性質的環路濾波器濾除，形成壓控振蕩器（VCO）的控制電壓Uc。Uc作用于壓控振蕩器的結果是把它的輸出振蕩頻率fo拉向環路輸入信号頻率fi，當二者相等時，環路被鎖定，稱為入鎖。維持鎖定的直流控制電壓由鑒相器提供，因此鑒相器的兩個輸入信号間留有一定的相位差。

PLL：phaseLockedLoop相同步回路，鎖相回路，用來統一整合時脈訊号，使内存能正确的存取資料。

直接數字頻率合成（DDS—DigitalDirectFrequencySynthesis）技術是一種新的頻率合成方法，是頻率合成技術的一次革命，JOSEPHTIERNEY等3人于1971年提出了直接數字頻率合成的思想，但由于受當時微電子技術和數字信号處理技術的限制，DDS技術沒有受到足夠重視，随着電子工程領域的實際需要以及數字集成電路和微電子技術的發展，DDS技術日益顯露出它的優越性。

DDS是一種全數字化的頻率合成器，由相位累加器、波形ROM、D/A轉換器和低通濾波器構成。時鐘頻率給定後，輸出信号的頻率取決于頻率控制器，頻率分辨率取決于累加器位數，相位分辨率取決于ROM的地址線位數，幅度量化噪聲取決于ROM的數據位字長和D/A轉換器位數。

DDS有如下優點：

⑴頻率分辨率高，輸出頻點多，可達N個頻點（N為相位累加器位數）；

⑵頻率切換速度快，可達us量級；

⑶頻率切換時相位連續；

⑷可以輸出寬帶正交信号；

⑸輸出相位噪聲低，對參考頻率源的相位噪聲有改善作用；

⑹可以産生任意波形；

⑺全數字化實現，便于集成，體積小，重量輕，因此八十年代以來各國都在研制和發展各自的DDS産品，如美國QUALCOMM公司的Q2334，Q2220；STANFORD公司的STEL-1175，STEL-1180；AD公司的AD7008，AD9850，AD9854等。這些DDS芯片的時鐘頻率從幾十兆赫茲到幾百兆赫茲不等，芯片從一般功能到集成有D/A轉換器和正交調制器。

PLL：PhaseLockedLogic相同步邏輯

鎖相環的用途是在收、發通信雙方建立載波同步或位同步。因為它的工作過程是一個自動頻率（相位）調整的閉合環路，所以叫環。鎖相環分模拟鎖相環和數字鎖相環兩種。

用途

鎖相環最初用于改善電視接收機的行同步和幀同步，以提高抗幹擾能力。20世紀50年代後期随着空間技術的發展，鎖相環用于對宇宙飛行目标的跟蹤、遙測和遙控。60年代初随着數字通信系統的發展，鎖相環應用愈廣，例如為相幹解調提取參考載波、建立位同步等。具有門限擴展能力的調頻信号鎖相鑒頻器也是在60年代初發展起來的。在電子儀器方面，鎖相環在頻率合成器和相位計等儀器中起了重要作用.

鎖相環技術目前的應用集中在以下三個方面：第一信号的調制和解調；第二信号的調頻和解調；第三信号頻率合成電路。

分類及工作原理

基本工作原理

壓控振蕩器給出一個信号，一部分作為輸出，另一部分通過分頻與PLLIC所産生的本振信号作相位比較，為了保持頻率不變，就要求相位差不發生改變，如果有相位差的變化，則PLLIC的電壓輸出端的電壓發生變化，去控制VCO，直到相位差恢複！達到鎖頻的目的！能使受控振蕩器的頻率和相位均與輸入信号保持确定關系的閉環電子電路。

模拟鎖相環工作原理

模拟鎖相環主要由相位參考提取電路、壓控振蕩器、相位比較器、控制電路等組成。壓控振蕩器輸出的是與需要頻率很接近的等幅信号，把它和由相位參考提取電路從信号中提取的參考信号同時送入相位比較器，用比較形成的誤差通過控制電路使壓控振蕩器的頻率向減小誤差絕對值的方向連續變化，實現鎖相，從而達到同步。

數字鎖相環工作原理

數字鎖相環主要由相位參考提取電路、晶體振蕩器、分頻器、相位比較器、脈沖補抹門等組成。分頻器輸出的信号頻率與所需頻率十分接近，把它和從信号中提取的相位參考信号同時送入相位比較器，比較結果示出本地頻率高了時就通過補抹門抹掉一個輸入分頻器的脈沖，相當于本地振蕩頻率降低；相反，若示出本地頻率低了時就在分頻器輸入端的兩個輸入脈沖間插入一個脈沖，相當于本地振蕩頻率上升，從而達到同步。

相關書籍

圖書簡介

本書從工程應用的角度詳細闡述鎖相環技術的工作原理，利用MATLAB及System View仿真工具軟件讨論典型電路的工作過程。以Altera公司的FPGA為發平台，以Verilog HDL語言為發工具，詳細闡述鎖相環技術的FPGA實現原理、結構、方法，以及仿真測試過程和具體技術細節，主要包括設計平台及發環境介紹、鎖相環跟蹤相位的原理、FPGA實現數字信号處理基礎、鎖相環路模型、一階環路的FPGA實現、環路濾波器與鎖相環特性、二階環路的FPGA實現、鎖相環路性能分析、鎖相測速測距的FPGA實現。