基本概念
上拉概念
1、将一个不确定的信号,通过一个电阻与电源VCC相连,固定在高电平
2、上拉是对器件注入电流;灌电流
3、当一个接有上拉电阻的IO端口设置为输入状态时,它的常态为高电平。
下拉概念
1、将一个不确定的信号,通过一个电阻与地GND相连,固定在低电平
2、下拉是从器件输出电流;拉电流
3、当一个接有下拉电阻的IO端口设置为输入状态时,它的常态为低电平
主要作用
下拉电阻的主要作用是与上拉电阻一起在电路驱动器关闭时给线路(节点)以一个固定的电平。
1、提高电压准位:
a、当TTL电路驱动CMOS电路时,如果TTL电路输出的高电平低于CMOS电路的最低高电平(一般为3.5V), 这时就需要在TTL的输出端接上拉电阻,以提高输出高电平的值。
b、OC门电路必须加上拉电阻,以提高输出的高电平值。
2、加大输出引脚的驱动能力,有的单片机管脚上也常使用上拉电阻。
3、N/Apin防静电、防干扰:在CMOS芯片上,为了防止静电造成损坏,不用的管脚不能悬空,一般接上拉电阻产生降低输入阻抗, 提供泄荷通路。
4、电阻匹配,抑制反射波干扰:长线传输中电阻不匹配容易引起反射波干扰,加上下拉电阻是电阻匹配,有效的抑制反射波干扰。
5、预设空间状态/缺省电位:在一些 CMOS 输入端接上或下拉电阻是为了预设缺省电位。 当你不用这些引脚的时候, 这些输入端下拉接 0 或上拉接 1。在I2C总线等总线上,空闲时的状态是由上下拉电阻获得
6、提高芯片输入信号的噪声容限:输入端如果是高阻状态,或者高阻抗输入端处于悬空状态,此时需要加上拉或下拉,以免收到随机电平而影响电路工作。同样如果输出端处于被动状态,需要加上拉或下拉,如输出端仅仅是一个三极管的集电极。从而提高芯片输入信号的噪声容限增强抗干扰能力。
负反馈电阻
三极管发射极加上下拉电阻(Re)也就是图1上的R4是为了设置一个偏置电压,也是负反馈电阻。这在输入信号有交流时极其重要:如当温度上升时,Ic将增大,导致Ie也会增大,那么在Re上的压降也增大,
而Vbe=Vb-IeRe,Vb此时基本上被下拉电阻保持住,所以使Vbe减小,Vbe的减小,使Ib减小,结果牵制了Ic的增加,从而使Ic基本不变。这也是负反馈控制的原理。R1和R3是为了固定基极电压。
典型电路
这是数字电路中的反相器,输入端Ui通过下拉电阻R1接地,这样在没有高电平输入时,可以使输入端稳定地处于低电平状态,防止了可能出现的高电平干扰使反相器误动作。
如果没有下拉电阻R1,反相器输入端悬空,为高阻抗,外界的高电平干扰很容易从输入端加入到反相器中,从而引起反相器朝输出低电平方向翻转的误动作。
在接入下拉电阻R1后,电源电压为5伏时,下拉电阻R1一般取值在100至470欧,由于R1阻值很小,所以将输入端的各种高电平干扰短接到地,达到抗干扰的目的。
设定原则
原则和上拉电阻是一样的,下拉电阻的选择应结合开关管特性和下级电路的输入特性进行设定,主要需要考虑以下几个因素:
1. 驱动能力与功耗的平衡。以上拉电阻为例,一般地说,上拉电阻越小,驱动能力越强,但功耗越大,设计时应注意两者之间的均衡。
2. 下级电路的驱动需求。同样以上拉电阻为例,当输出高电平时,开关管断开,上拉电阻应适当选择以能够向下级电路提供足够的电流。
3. 高低电平的设定。不同电路的高低电平的门槛电平会有不同,电阻应适当设定以确保能输出正确的电平。以上拉电阻为例,当输出低电平时,开关管导通,上拉电阻和开关管导通电阻分压值应确保在零电平门槛之下。
4. 频率特性。以上拉电阻为例,上拉电阻和开关管漏源级之间的电容和下级电路之间的输入电容会形成RC延迟,电阻越大,延迟越大。上拉电阻的设定应考虑电路在这方面的需求。
OC门输出高电平时是一个高阻态,其上拉电流要由上拉电阻来提供,设输入端每端口不大于100uA,设输出口驱动电流约500uA,标准工作电压是5V,输入口的高低电平门限为0.8V(低于此值为低电平);2V(高电平门限值)。
上拉电阻
1、当TTL电路驱动COMS电路时,如果TTL电路输出的高电平低于COMS电路的最低高电平(一般为3.5V), 这时就需要在TTL的输出端接上拉电阻,以提高输出高电平的值。
2、OC门电路必须加上拉电阻,以提高输出的高电平值。
3、为加大输出引脚的驱动能力,有的单片机管脚上也常使用上拉电阻。
4、在COMS芯片上,为了防止静电造成损坏,不用的管脚不能悬空,一般接上拉电阻产生降低输入阻抗,提供泄荷通路。
5、芯片的管脚加上拉电阻来提高输出电平,从而提高芯片输入信号的噪声容限增强抗干扰能力。
6、提高总线的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰。
7、长线传输中电阻不匹配容易引起反射波干扰,加上下拉电阻是电阻匹配,有效的抑制反射波干扰。