引腳圖及各引腳功能
ReF+：正基準電壓輸入2.5V≤REF+≤Vcc+0.1。
REF－：負基準電壓輸入端，-0.1V≤REF-≤2.5V。且要求：（REF+）－（REF-）≥1V。
GND：接地端。
/CS：芯片選擇輸入端，要求輸入高電平VIN≥2V，輸入低電平VIN≤0.8V。
DATAOUt：轉換結果數據串行輸出端，與TTL電平兼容，輸出時高位在前，低位在後。
ANALOGIN：模拟信号輸入端，0≤ANALOGIN≤Vcc，當ANALOGIN≥REF+電壓時，轉換結果為全“1”(0FFH)，ANALOGIN≤REF-電壓時，轉換結果為全“0”(00H)。
I/OCLOCK：外接輸入/輸出時鐘輸入端，同于同步芯片的輸入輸出操作，無需與芯片内部系統時鐘同步。
器件工作時
當/CS變為低電平後，TLC549芯片被選中，同時前次轉換結果的最高有效位MSB（A7）自DATAOUT端輸出，接着要求自I/OCLOCK端輸入8個外部時鐘信号，前7個I/OCLOCK信号的作用，是配合TLC549輸出前次轉換結果的A6-A0位，并為本次轉換做準備：在第4個I/OCLOCK信号由高至低的跳變之後，片内采樣/保持電路對輸入模拟量采樣開始，第8個I/OCLOCK信号的下降沿使片内采樣/保持電路進入保持狀态并啟動A/D開始轉換。
轉換時間為36個系統時鐘周期，最大為17us。直到A/D轉換完成前的這段時間内，TLC549的控制邏輯要求：或者/CS保持高電平，或者I/OCLOCK時鐘端保持36個系統時鐘周期的低電平。由此可見，在自TLC549的I/OCLOCK端輸入8個外部時鐘信号期間需要完成以下工作：讀入前次A/D轉換結果；對本次轉換的輸入模拟信号采樣并保持；啟動本次A/D轉換開始。
