簡介
VHDL語言是一種用于電路設計的高級語言。出現在在80年代的後期，最初是由美國國防部開發出來供美軍用來提高設計的可靠性和縮減開發周期的一種使用範圍較小的設計語言 。VHDL主要用于描述數字系統的結構，行為，功能和接口。除了含有許多具有硬件特征的語句外，VHDL的語言形式、描述風格以及語法是十分類似于一般的計算機高級語言。
特點
VHDL語言能夠成為标準化的硬件描述語言并獲得廣泛應用，它自身必然具有很多其他硬件描述語言所不具備的優點。歸納起來，VHDL語言主要具有以下優點：
（1）VHDL語言功能強大，設計方式多樣
VHDL語言具有強大的語言結構，隻需采用簡單明确的VHDL語言程序就可以描述十分複雜的硬件電路。同時，它還具有多層次的電路設計描述功能。此外，VHDL語言能夠同時支持同步電路、異步電路和随機電路的設計實現，這是其他硬件描述語言所不能比拟的。VHDL語言設計方法靈活多樣，既支持自頂向下的設計方式，也支持自底向上的設計方法；既支持模塊化設計方法，也支持層次化設計方法。
（2）VHDL語言具有強大的硬件描述能力
VHDL語言具有多層次的電路設計描述功能，既可描述系統級電路，也可以描述門級電路；描述方式既可以采用行為描述、寄存器傳輸描述或者結構描述，也可以采用三者的混合描述方式。同時，VHDL語言也支持慣性延遲和傳輸延遲，這樣可以準确地建立硬件電路的模型。VHDL語言的強大描述能力還體現在它具有豐富的數據類型。VHDL語言既支持标準定義的數據類型，也支持用戶定義的數據類型，這樣便會給硬件描述帶來較大的自由度。
（3）VHDL語言具有很強的移植能力
VHDL語言很強的移植能力主要體現在：對于同一個硬件電路的VHDL語言描述，它可以從一個模拟器移植到另一個模拟器上、從一個綜合器移植到另一個綜合器上或者從一個工作平台移植到另一個工作平台上去執行。
（4）VHDL語言的設計描述與器件無關
采用VHDL語言描述硬件電路時，設計人員并不需要首先考慮選擇進行設計的器件。這樣做的好處是可以使設計人員集中精力進行電路設計的優化，而不需要考慮其他的問題。當硬件電路的設計描述完成以後，VHDL語言允許采用多種不同的器件結構來實現。
（5）VHDL語言程序易于共享和複用
VHDL語言采用基于庫(library)的設計方法。在設計過程中，設計人員可以建立各種可再次利用的模塊，一個大規模的硬件電路的設計不可能從門級電路開始一步步地進行設計，而是一些模塊的累加。這些模塊可以預先設計或者使用以前設計中的存檔模塊，将這些模塊存放在庫中，就可以在以後的設計中進行複用。
由于VHDL語言是一種描述、模拟、綜合、優化和布線的标準硬件描述語言，因此它可以使設計成果在設計人員之間方便地進行交流和共享，從而減小硬件電路設計的工作量，縮短開發周期。
